IMEC cartographie le CFET monolithique au VLSI Symposium ...

L'article T1-3 est "Transistors à effet de champ complémentaires à base de nanofeuilles (CFET) à pas de grille de 48 nm et isolation diélectrique moyenne pour permettre la formation d'un espaceur intérieur CFET et la structuration multi-Vt" Le pas de grille de 48 nm est important car il est décrit comme " pertinents pour l'industrie."

IMEC est la principale source d'idées pour les CMOS avancés. La feuille de route généralement acceptée est que le FET complémentaire ou CFET, qui empile les nanofeuilles qui connectent verticalement les transistors NMOS et PMOS dans une configuration CMOS, vient après les transistors à nanofeuilles gate-all-around (GAA), suivis du soi-disant Forksheet (voir Stacked CMOS pourrait surmonter les limitations de Forksheet, dit IMEC).

Le CFET a été désigné pour une éventuelle insertion à un nœud nominal de 5 angströms (voir la feuille de route des semi-conducteurs IMEC montre la fin de la mise à l'échelle du pas métallique). Cependant, étant donné certaines des limitations mentionnées ci-dessus du transistor Forksheet, il est possible que le CFET arrive plus tôt. Cela pourrait également s'accompagner d'innovations telles que les matériaux monocouches 2D pour le canal du transistor, comme le bisulfure de tungstène ou le bisulfure de molybdène.

Le prochain article traite de la démonstration réussie des régions source/drain et des contacts formés pour les dispositifs inférieurs ou supérieurs. Ces CFET monolithiques ont une oscillation sous-seuil de 70 mV/décade. pour les NFET et 75mV/décade pour les PFET. L'isolation diélectrique intermédiaire (MDI) formée par le traitement de remplacement SiGe est introduite en tant que catalyseur pour la formation de CFET monolithique et la structuration multi-VT.

Images en coupe transversale pour (a) le pFET inférieur et (b) le nFET supérieur. Source : IMEC.

Le monolithique est également pertinent car il représente un moyen alternatif de fabrication de CFET en fabriquant des monocouches n- et pFET, puis en utilisant une liaison plaquette à plaquette. La production monolithique offre des performances au détriment de la complexité de fabrication. La fabrication séquentielle de CFET introduit une forme différente de complexité de fabrication mais pourrait présenter différents leviers aux fabricants pour faire varier la mobilité des électrons et des trous dans les transistors de type n et de type p.

www.vlsisymposium.org

www.imec-int.com

La feuille de route des semi-conducteurs IMEC montre la fin de la mise à l'échelle du pas métallique

Le CMOS empilé pourrait surmonter les limitations de Forksheet, selon IMEC

La mémoire à changement de phase persiste au VLSI Symposium

La puissance arrière d'Intel à l'honneur au VLSI Symposium

IMEC propose des mémoires liquides pour un stockage à plus haute densité