Rotation | PeakRider Solutions Co., Ltd.

Rapports scientifiques volume 13, Numéro d'article : 9416 (2023) Citer cet article

Détails des métriques

Bien que les convertisseurs analogique-numérique (ADC) soient des composants critiques dans les circuits intégrés (IC) à signaux mixtes, leurs performances n'ont pas été améliorées de manière significative au cours de la dernière décennie. Pour parvenir à une amélioration radicale (CAN compacts, à faible consommation et fiables), la spintronique peut être considérée comme un bon candidat en raison de sa compatibilité avec le CMOS et de larges applications dans le stockage, l'informatique neuromorphique, etc. Dans cet article, une preuve de concept d'un ADC Flash CMOS de spin 3 bits utilisant des jonctions tunnel magnétiques à anisotropie dans le plan (i-MTJ) avec un mécanisme de commutation de couple spin-orbite (SOT) est conçue, fabriquée et caractérisée . Dans ce CAN, chaque MTJ joue le rôle d'un comparateur dont le seuil est fixé par l'ingénierie de la largeur du métal lourd (HM). Une telle approche peut réduire l'empreinte ADC. Les simulations de Monte-Carlo basées sur les mesures expérimentales montrent que les variations/inadéquations du processus limitent la précision du CAN proposé à 2 bits. De plus, la non-linéarité différentielle maximale (DNL) et la non-linéarité intégrale (INL) sont respectivement de 0,739 LSB (bit le moins significatif) et 0,7319 LSB.

Les ADC traduisent l'entrée analogique en sortie numérique et jouent un rôle crucial dans les systèmes informatiques1,2,3,4. Avec l'émergence de l'informatique en mémoire (CiM) pour la mise en œuvre de réseaux de neurones profonds (DNN), le besoin d'ADC compacts et à faible consommation augmente5,6,7. Les ADC conventionnels souffrent de la mise à l'échelle de la technologie en raison de la grande variation de processus et des performances inférieures dans les nœuds mis à l'échelle. Selon la feuille de route publiée récemment pour l'ADC, les performances de l'ADC ne montrent aucune amélioration évidente en termes de résolution, de surface et de consommation d'énergie au cours des prochaines années en utilisant la technologie actuelle8. Une solution prometteuse pourrait consister à passer de la technologie conventionnelle métal-oxyde-semi-conducteur complémentaire (CMOS) à de nouvelles technologies hybrides telles que la technologie spin-CMOS9.

La jonction tunnel magnétique (MTJ) est un candidat prometteur en tant que dispositif spintronique pour de nombreuses applications en raison de sa compatibilité avec CMOS, de sa non-volatilité, de son temps de rétention élevé et de sa longue endurance10,11,12. Un MTJ consiste en une couche d'oxyde prise en sandwich entre deux couches ferromagnétiques (FM). La direction d'aimantation de l'un des FM est fixe et est appelée couche épinglée (PL) tandis que l'autre qui peut être commutée le long de son axe facile est appelée couche libre (FL). Si les directions d'aimantation du FL et du PL sont parallèles, le dispositif est en état parallèle (état P), où le MTJ présente une faible résistance (logique '0'), alors que, si le sens d'aimantation du FL est dans le sens opposé au PL, le dispositif est dans un état antiparallèle (état AP) et présente une résistance élevée (logique '1'). L'orientation magnétique du FL peut être ajustée en faisant passer un courant de charge (ISTT) à travers le MTJ via un mécanisme de couple de transfert de spin (STT)13. Cependant, l'un des défis de cette méthode de commutation est que la fine couche d'oxyde peut être brisée lorsque le dispositif subit une quantité élevée d'ISTT, ce qui entraîne une réduction de la fiabilité et de l'endurance des MTJ14. Des MTJ basés sur le couple spin-orbite (SOT) ont été proposés pour surmonter ce problème tout en améliorant l'efficacité de commutation15. Dans les SOT, un courant de charge (ISOT) supérieur au courant de charge critique (ISOT,crit) traverse un métal lourd (HM) et la commutation est effectuée par SOT via l'effet Hall de spin (SHE)16,17.

Récemment, plusieurs travaux sur la conception d'ADC utilisant MTJ basé sur SOT ont été rapportés8,18,19,20,21. Jiang et al.8 ont développé un ADC spintronique basé sur SHE et l'anisotropie magnétique contrôlée en tension (VCMA). Pour régler ISOT,crit de chaque MTJ, une échelle résistive est utilisée pour fournir différentes tensions sur les MTJ. Une telle approche souffre de surcharge de puissance et de problèmes de fiabilité18. Dans d'autres travaux18,19,20,21, un cône HM est partagé entre les MTJ dans lesquels la largeur du HM (wHM) est conçue pour régler ISOT,crit. Pour détecter l'état de chaque MTJ dans de telles approches, un courant circule à travers le MTJ (ISens). Cependant, compte tenu du fait que le HM partagé forme le contact inférieur des MTJ, les ISens ne traverseront qu'une partie du HM. Les MTJ connaîtront une résistance de contact inférieure différente en fonction de leur position sur le HM partagé. Il convient de noter que différentes largeurs de HM conduisent évidemment à différentes résistances de HM sur le chemin et cette résistance augmente pour les MTJ placés loin de la borne HM connectée à la terre. Plus la résistance du HM dans le trajet du courant est grande, plus la dégradation de la magnétorésistance (MR) est importante et, par conséquent, la fiabilité de lecture est faible. Pour surmonter ce problème, certains travaux utilisent une approche de lecture latérale18,19, tandis que d'autres travaux utilisent un quantificateur factice pour détecter chaque résistance MTJ20. La différence de résistances des HM adjacents est compensée en ajustant la taille du transistor dans le circuit de détection21. Cependant, dans les solutions proposées, l'augmentation de la complexité du circuit de détection se traduit par le coût du problème d'atténuation de la dégradation du MR. Dans cet article, la preuve du concept de mise en œuvre d'un ADC basé sur des dispositifs spintroniques est étudiée, ce qui fournit des directives de conception pour les futurs ADC spin-CMOS. À cette fin, un ADC spin-CMOS est proposé, conçu et caractérisé dans lequel le MTJ basé sur SOT et son ISOT,crit agissent comme un comparateur et un courant de référence (Iref) dans les ADC Flash en mode courant conventionnels, respectivement. Malgré les structures proposées dans la littérature18,19,20, dans cette structure, les MTJ basés sur l'anisotropie dans le plan (i-SOT-MTJ) sont placés dans des branches parallèles pour atténuer la déduction MR et la complexité du circuit de détection. . L'impact de la résistance HM sur le MR est montré en comparant les données de mesure extraites de la structure proposée par Ghanatian et al.20 avec l'approche présentée dans cet article. Pour comparer les valeurs MR entre les deux approches, i-SOT-MTJ est utilisé. Cependant, Ghanatian et al.20, ont utilisé des MTJ basés sur SOT à anisotropie perpendiculaire (p-SOT-MTJ), dans lesquels la direction de l'axe facile des couches magnétiques (c'est-à-dire FL et PL) est perpendiculaire au plan des couches magnétiques. Par rapport à i-SOT-MTJ, p-SOT-MTJ offre plusieurs avantages, notamment une commutation rapide et une évolutivité22. Cependant, dans p-SOT-MTJ, la commutation n'est pas déterministe et il est nécessaire d'avoir un champ magnétique externe qui conduit à une augmentation de la complexité et de la sensibilité aux variations de processus. Pour surmonter ce problème, plusieurs techniques telles que l'anisotropie magnétique de contrôle de tension (VCMA)23, la polarisation d'échange (EB)24 et le SOT assisté par STT20 ont été proposées. Du point de vue de la fabrication, les empilements de p-SOT-MTJs sont généralement composés de multicouches ultrafines de Co/Pt. Cela nécessite deux cibles supplémentaires dans les systèmes de dépôt. De plus, dans la structure MTJ inversée proposée (voir la section Méthodes), les couches de référence sont au-dessus de la MTJ. La rugosité provoquée par les couches inférieures est élevée et il est difficile de garantir les propriétés d'anisotropie magnétique perpendiculaire (PMA). Compte tenu des défis de la nanofabrication, nous avons décidé d'utiliser une pile où le FL est légèrement incliné hors du plan comme décrit par Tarequzzaman et al.25. Les résultats de mesure montrent que les valeurs MR de l'ADC proposé sont supérieures à celles de la structure proposée par Ghanatian et al.20, ce qui signifie que la fiabilité de lecture peut être améliorée dans la structure proposée.

Dans l'approche proposée dans cet article, le courant d'entrée (Iin) est copié dans chaque branche et dans le cas où Iin est supérieur à ISOT,crit, le MTJ commutera. Par conséquent, ISOT,crit de chaque MTJ peut se comporter comme Iref dans les CAN Flash CMOS en mode courant. Tous les MTJ sont mis à l'état P et si Iin > ISOT,crit, le MTJ est commuté à l'état AP. wHM est réglé de manière à ce que l'ISOT,crit de chaque MTJ soit compatible avec les courants de référence (Iref, 2Iref, 3Iref, …) du CMOS Flash ADC en mode courant. De plus, une simulation de Monte-Carlo est effectuée pour analyser l'impact des variations de processus/désadaptation des MTJ et des transistors sur les courants de référence de l'ADC. À cette fin, une variable aléatoire avec une distribution gaussienne pour MTJ est considérée. La moyenne et l'écart type (σ) de la variable sont définis par les données de mesure des MTJ. De plus, les variations du circuit CMOS (le miroir de courant de Iin) ont été incluses pour extraire les courants de référence du CAN.

Le principe du mécanisme de commutation SOT dans le FL du MTJ basé sur SOT est illustré à la Fig. 1a. Dans cette structure, un courant de charge (ISOT) traverse le HM le long de la direction x. Le SHE dans le HM crée un courant de spin pur dans la direction z, qui est polarisé en spin le long de la direction y. Ce courant de spin pur génère un STT, qui peut commuter l'aimantation FL à une densité de courant de spin critique (JSOT,crit), qui est similaire pour tous les MTJ qui sont nominalement identiques. L'efficacité de conversion entre la densité de courant de charge et la densité de courant de spin est décrite par l'angle Hall de spin \(\theta\). Ainsi, l'ISOT,crit peut être décrit par26,27,28

avec la densité de courant de changement critique (JSOT,crit)\(,\) les électrons chargent e, le spin des électrons exprimé par la constante de Planck réduite \(\frac{\mathrm{\hslash }}{2}\) et le HM épaisseur tHM. Ainsi, le courant de charge requis pour la commutation est proportionnel à wHM, ce qui rend le réglage des courants de charge critiques relativement facile dans ces dispositifs.

(a) Le concept de commutation SOT (b) Le schéma fonctionnel du Flash ADC en mode courant. Les blocs Iref et comparateur peuvent être remplacés par des MTJ basés sur SOT. (c) ADC Flash CMOS spin 3 bits (conception parallèle) (d) ADC Flash CMOS spin 3 bits (conception série).

Le schéma du Flash ADC en mode courant qui se compose de l'entrée, de l'Iref, du comparateur et du code de thermomètre vers les blocs d'encodeur binaires (T2B) est illustré à la Fig. 1b. Les ADC Flash sont classés en deux groupes : (1) mode tension et (2) mode courant. Les ADC Flash en mode courant présentent certains avantages par rapport aux ADC en mode tension, tels qu'une consommation d'énergie moindre et la possibilité de fonctionner avec des tensions d'alimentation plus faibles21. Le bloc d'entrée fait plusieurs copies à partir de Iin, puis le bloc comparateur compare ces copies aux courants de référence provenant du bloc Iref. Les sorties du bloc comparateur sont codées par le codeur T2B et des données binaires correspondant au signal d'entrée sont générées en tant que sortie ADC. Par conséquent, dans le CAN Flash CMOS en mode courant à n bits, 2n − 1 copies de Iref avec des poids différents (c'est-à-dire Iref0, 2Iref0, …, (2n − 1)Iref0) et Iin sont nécessaires. L'idée principale du travail proposé est de remplacer les circuits miroirs de courant nécessaires pour générer différentes copies de Iref ainsi que le bloc comparateur par un MTJ comme illustré à la Fig. 1b. Puisque les valeurs de Iref sont des multiplications de Iref0, la taille des transistors dans le circuit miroir de courant augmentera progressivement. En remplaçant les blocs Iref et comparateur par un MTJ, les problèmes d'espace et d'inadéquation peuvent être atténués. Comme le montre la figure 1b, ISOT en tant que courant d'entrée (Iin) circule à travers le HM de T2 à T3 et, comme mentionné précédemment, le MTJ basé sur SOT agit comme un comparateur ; il compare donc le Iin avec son ISOT,crit (se comporte comme le bloc Iref). Pour détecter la résistance MTJ, un courant (ISens) traverse le MTJ et une partie du HM de T1 à (T2/T3). Le CAN Flash CMOS à spin 3 bits dans deux conceptions différentes appelées conceptions parallèle et série est illustré aux Fig. 1c et d, respectivement. Dans les deux cas, sept i-SOT-MTJ sont utilisés pour créer un ADC avec 3 bits de résolution. En concevant le wHM, ISOT,crits peut être réglé de sorte qu'en augmentant le wHM, le courant requis pour commuter le MTJ augmente29. À cette fin, le wHM de chaque MTJ doit être correctement conçu pour garantir que ISOT,crits pour MTJ1, MTJ2, …, MTJ7 sont égaux à ISOT,crit, 2ISOT,crit, 3ISOT,crit, …, et 7ISOT,crit, respectivement. Dans la conception en série18,19,20, les MTJ sont mis en série via les HM. Comme illustré sur la figure 1d, en utilisant cette conception, le bloc d'entrée (illustré sur la figure 1b) qui se compose des branches du miroir Iin peut être supprimé. Cependant, la résistance HM (dépendant de la position MTJ) dégrade le MR et la fiabilité de lecture. Par exemple, si T2 (Fig. 1d) est connecté à la terre, la résistance détectée par ISens de T1,7 à T2 selon le réseau résistif équivalent du MTJ représenté sur la Fig. 1b est RMTJ7 + 1/2 RHM7 + RHM6 + ⋯ + RHM1. Par conséquent, le MR pour MTJ1 est RMTJ7(AP) − RMTJ7(P))/(RMTJ7(P) + 1/2RHM7 + RHM6 + ⋯ + RHM1) où, RMTJ(AP) et RMTJ(P) sont la résistance MTJ quand MTJ est respectivement dans l'état AP et l'état P. De plus, la résistance différente vue de T1 de chaque MTJ conduit à une augmentation de la complexité du circuit de détection. Pour atténuer ce problème, une conception parallèle, comme le montre la figure 1c, est proposée dans cet article. Dans cette structure, les MTJ sont détachés et la résistance HM vue de T1 de chaque MTJ est presque égale si tous les MTJ sont dans les mêmes états. Cependant, Iin doit être copié par les miroirs de courant (le bloc d'entrée) et introduit dans chaque MTJ. Dans les deux conceptions, le résultat de la comparaison entre Iin et ISOT,crit dans chaque MTJ est présenté sous la forme d'un signal de tension (Vouti (1 ≤ i ≤ 7)). Le bloc codeur T2B crée une sortie numérique 3 bits (B0, B1, B2) basée sur Vouti. Le détail de la conception du circuit pour détecter les états MTJ et T2B est présenté dans21.

Les images microscopiques des conceptions en série et en parallèle sont présentées sur les figures 2a et b, respectivement. La figure 2c montre le MR par rapport à la résistance minimale (la résistance vue par ISens lorsque le MTJ est dans l'état P) pour les deux conceptions. Dans la conception en série, T2 est connecté à la terre. La dépendance du MR avec la position du MTJ est observée pour la conception en série dans laquelle la différence de MR entre le plus bas (appartient à MTJ7) et le plus élevé (pour MTJ1) est d'environ 47 %. Le MR pour les MTJ d'une largeur de 4,2 µm est le plus bas par rapport aux autres MTJ car, comme mentionné précédemment, la résistance vue de T1,7 à T2 est plus grande. En général, le MR dans la conception en série est inférieur à celui de la conception parallèle en raison de la grande résistance HM. De plus, la dépendance de la position MR à MTJ est beaucoup plus faible dans la conception parallèle car la résistance vue de T1 de chaque MTJ au sol est RMTJ + RHM/2.

(a) Images du microscope optique de la conception en série et (b) de la conception parallèle. (c) MR en fonction de la résistance minimale pour les conceptions en série et en parallèle pour différents wHM, insérez la variation de résistance.

La preuve de concept de la mise en œuvre d'un ADC Flash 3 bits basé sur le dispositif spintronique peut être étudiée à l'aide des données mesurées à partir de la caractérisation de la configuration parallèle. À cette fin, la configuration expérimentale de la figure 3a est utilisée pour caractériser les MTJ. Tous les MTJ sont initialement mis à l'état AP en appliquant un champ magnétique continu externe d'une amplitude de 19 mT le long de + y. Ensuite, le champ magnétique externe est supprimé et ISOT est injecté dans le HM via T2. Ensuite, ISens (un courant continu) d'une amplitude de 100 µA est appliqué par une unité source-mètre pour mesurer la résistance entre T1 et T3. Cette résistance, selon le réseau résistif équivalent de MTJ (Fig. 1b) est RMTJ + 1/2 RHM. Dans cette mesure, les échantillons ont été signalés que la quantité de changement de leur résistance après la commutation (RMTJ (AP) - RMTJ (P)) et leur MR sont respectivement supérieurs à 68 Ω et 20%. La figure 3b représente la résistance MTJ par rapport à ISOT en l'absence du champ magnétique externe pour 7 MTJ avec différents wHM. Le courant positif (négatif) entraîne la commutation de l'état P à l'état AP (état AP à état P). Dans cet article, l'état P est considéré comme l'état initial du CAN Flash CMOS spin MTJ 3 bits et la commutation de l'état P à l'état AP se produit (pendant la phase de conversion dans l'ADC20) au courant de charge critique appelé ISOT,crit (P). Pendant la phase de réinitialisation dans l'ADC, les MTJ sont ramenés à leurs états initiaux au courant de charge critique appelé ISOT,crit (AP), où la direction du courant est opposée à ISOT,crit (P). De plus, comme le montrent les boucles RI obtenues, la largeur de la boucle RI devient plus grande en augmentant le wHM, ce qui signifie que, comme mentionné dans l'Eq. (1), en augmentant wHM, l'ISOT,crit (AP) et l'ISOT,crit (P) augmentent.

( a ) La vue schématique de la configuration expérimentale utilisée pour la caractérisation de la MTJ basée sur SOT ( b ) La boucle RI pour différents wHM.

Les boîtes à moustaches d'ISOT,crit (P) pour sept cellules sont présentées à la Fig. 4a. wHM des cellules 1, 2, … et 7 est de 0,6 µm, 1,2 µm, … et 4,2 µm, respectivement. Comme le montre cette figure, l'augmentation de wHM entraîne une tendance à la hausse de l'ISOT,crit (P). σ de ISOT,crit pour la cellule 1, la cellule 2, … et la cellule 7 est de 1,6 mA, 1,7 mA, 3,45 mA, 1,36 mA, 4,16 mA, 3,77 mA, 3,94 mA, respectivement. La distribution de la résistance ISOT,crit (P) et HM (RHM), qui sont subdivisées en sept cellules, est illustrée à la Fig. 4b. La tendance à augmenter ISOT,crit avec RHM selon l'équation ISOT,crit (P) = const./RHM [Eq. (1) et RHM = const./(tHM × wHM)] peuvent être observées sur cette figure. Ces grandes variations entraînent une non-linéarité, un code manquant et des problèmes de faible précision dans la conception ADC basée sur les MTJ. La variation de commutation peut être associée au problème de dynamique de paroi de domaine22. Cependant, dans cette expérience, les dimensions latérales des nanopiliers sont trop petites pour montrer les effets liés à la paroi du domaine. Ces effets sont davantage liés à des structures d'aimantation non uniformes telles que des états de vortex, des états c ou une rotation d'aimantation dans la direction hors du plan30,31. Dans ce travail, une aimantation uniforme dans le plan peut être attendue car la couche libre est très mince et le diamètre du nanopilier est assez large (200 nm). Ces distributions aléatoires sont attribuées aux variations des wHM, tHM et MTJ. En particulier, tHM est mince et la variation absolue est grande, ce qui entraîne une grande variation de la densité de courant HM réelle. D'autre part, compte tenu de l'épaisseur nominale de HM, cette erreur se traduit par une variation de l'angle de spin Hall. La réduction de cette variation est un défi technique et elle peut être surmontée en améliorant la définition du nanopilier ou en n'utilisant pas une structure inversée de sorte que le matériau SOT soit fabriqué au-dessus du nanopilier.

( a ) Les boîtes à moustaches d'ISOT,crit (P) pour 7 cellules avec différents wHM (0,6 µm, 1,2 µm, 1,8 µm, 2,4 µm, 3 µm, 3,6 µm, 4,2 µm). (b) La distribution de ISOT,crit (P) et RHM pour 7 cellules (c) La moyenne de ISOT,ctit (P) pour chaque cellule par rapport à la valeur nominale de wHM.

ISOT,crit (P) versus wHM est présenté sur la Fig. 4c dans laquelle les points carrés et la ligne continue sont les données de mesure et une ligne d'ajustement, respectivement. Dans cette figure, chaque point est la donnée moyenne de chaque cellule extraite de la figure 4a. La ligne d'ajustement aux données avec 0,8243 de R au carré (R2), représente une relation linéaire entre ISOT,crit et wHM qui est mentionnée dans l'Eq. (1). Cette dépendance linéaire permet le comportement ADC linéaire. À partir de la ligne d'ajustement, nous pouvons déterminer la densité de courant critique caractéristique du dispositif JSOT,crit = 0,6 × 1012 A m−2, qui décrit l'efficacité avec laquelle le courant SOT peut commuter les MTJ, ce qui influence la précision de ce CAN. Tarequzzaman et al.26 ont mené une étude sur le courant critique nécessaire pour induire des oscillations dans des nanopiliers MTJ similaires. Cependant, il convient de noter que dans l'étude mentionnée, le HM utilisé était le tantale. Dans cette enquête particulière, Tarequzzaman et al.26 ont obtenu une valeur de courant critique pour les oscillations de JSOT,crit = 0,33 × 1012 A m−2. Il convient de noter qu'une comparaison directe entre l'étude actuelle, qui se concentre sur le courant critique pour la commutation, et l'étude précédente n'est pas réalisable en raison du courant critique beaucoup plus important requis pour la commutation. De plus, le tungstène, le matériau utilisé dans cette étude actuelle, présente une plus grande efficacité en tant que matériau SOT par rapport au Ta. Cependant, malgré ces différences, un ordre de grandeur raisonnable peut encore être déduit de cette comparaison par rapport à la référence. Il convient de considérer que l'utilisation de la phase β – W peut réduire davantage le courant critique, ce qui pourrait être obtenu grâce à une ingénierie de processus supplémentaire.

Les caractéristiques de non-linéarité différentielle (DNL) et de non-linéarité intégrale (INL) pour le CAN proposé sont illustrées à la Fig. 5a. Les DNL et INL maximum sont respectivement de 0,739 LSB (5 mA) et 0,7319 LSB. Les résultats de la simulation sont obtenus par un modèle comportemental pour les MTJ dans Verilog-A qui est extrait de la mesure. Dans ce modèle, ISOT,crit est la valeur moyenne de chaque cellule extraite de la Fig. 4c. Les circuits CMOS (les miroirs de courant pour Iin) sont simulés à l'aide de Cadence en technologie TSMC 180 nm. Une simulation Monte-Carlo est effectuée pour évaluer les effets des variations/inadéquations de processus des circuits MTJ et CMOS sur les courants de référence de l'ADC. Les distributions des courants de référence illustrés à la Fig. 5b sont obtenues par 300 simulations. Chaque tracé comprend les distributions des variations de processus et de l'inadéquation du circuit CMOS du miroir de courant Iin (Fig. 1c) et les variations de processus du MTJ associé. Pour chaque MTJ, un modèle comportemental est considéré qui contient une variable avec une distribution gaussienne. Les valeurs de moyenne et σ de la variable sont extraites de la Fig. 4a. Le rendement ± 2σ ne peut être pris en charge que si MTJ1, MTJ2, MTJ4 et MTJ7 sont utilisés tandis que les histogrammes de MTJ3, MTJ5 et MTJ6 se chevauchent fortement avec d'autres distributions de courant de référence. Par conséquent, selon la figure 4b, la précision disponible maximale du CAN proposé par ces MTJ fabriqués est de 2 bits. Le σ pour la première Réf.1, Réf.2, …, Réf.7 sont respectivement de 1,5 mA, 1,6 mA, 3,3 mA, 1,3 mA, 4 mA, 3,7 mA, 3,8 mA. Les valeurs de σ sont presque les mêmes que celles extraites de la figure 4a, ce qui signifie que la variation de processus des MTJ est dominante par rapport à la variation de processus et à l'inadéquation des transistors.

(a) DNL et INL du CAN flash CMOS spin 3 bits. (b) Les distributions des courants de référence de l'ADC.

Dans cet article, les i-SOT-MTJ sont conçus, fabriqués et caractérisés pour la mise en œuvre d'un ADC Flash CMOS spin 3 bits. La relation linéaire entre ISOT,crit et la largeur de HM a été vérifiée et le facteur de mérite de l'i-SOT-MTJ (JSOT,crit) est de 0,6 × 1012 A m−2. Sept i-SOT-MTJ séparés avec différentes largeurs de HM sont utilisés. Dans cette structure, MTJ et son ISOT,crit jouent respectivement le rôle des comparateurs et des blocs Iref dans Flash ADC. Par conséquent, les comparateurs gourmands en énergie et les miroirs de courant qui génèrent des Irefs dans les CAN Flash CMOS en mode courant sont éliminés. Le courant utilisé pour détecter la résistance MTJ détecte la résistance HM d'un seul MTJ sur le trajet, ce qui entraîne une amélioration significative de la MR et de la fiabilité de lecture. L'INL et le DNL maximaux se situent respectivement dans la plage de 0,7319 LSB et 0,739 LSB. De plus, des simulations de Monte-Carlo sont effectuées pour l'estimation de la précision du CAN en présence de la variation/désadaptation du processus des transistors MTJ et CMOS. Les résultats de la simulation montrent la précision des limites ADC proposées à 2 bits, qui peuvent être améliorées en améliorant le processus de fabrication MTJ à l'avenir.

Une pile MTJ inversée avec une géométrie à 3 terminaux, similaire à celles utilisées dans les travaux précédents26,32,33, a été proposée. Le MTJ est constitué de 15 W/ 1,4 CoFe40B20/MgO/2,2 CoFe40B20/0,85 Ru/2,5 CoFe30/6 IrMn/5 Ru/140 Cu/30 Ru (épaisseurs en nanomètre) déposé sur Si (100)/200 nm SiO2 thermique par magnétron cracher. L'épaisseur de MgO a été ciblée pour avoir un produit résistance-aire (R × A) de 12 Ω µm2, car en dessous de 10 Ω µm2, une diminution de la magnétorésistance tunnel (TMR) est observée34. Grâce à des mesures de transport de courant dans le plan, la pile présentait un R × A de 14,3 Ω µm2 et un TMR de 144 %. Le tungstène (W) dans la pile a été choisi comme métal lourd en raison de son angle hall de spin élevé rapporté dans la phase β35. Cependant, cette phase n'est possible que pour des épaisseurs W de quelques nanomètres (< 6 nm)36 ce qui est plutôt difficile pour la fabrication du dispositif car elle réduit la marge de point d'arrêt pour la gravure pilier. En ajustant les conditions de dépôt ou en incorporant certains défauts, il est possible d'augmenter l'épaisseur du β–W37,38. En guise de compromis, nous avons décidé d'utiliser une couche W de 15 nm. Ainsi, il est probable que cette couche soit en phase α–W dans les dispositifs présentés.

Le processus de nanofabrication est le même que celui décrit par Tarequzzaman et al.32. La lithographie par faisceau d'électrons (EBL) a été utilisée pour modeler des nanopiliers de 200 nm de diamètre et un système de fraisage par faisceau d'ions a été utilisé pour la gravure. Grâce à la spectrométrie de masse des ions secondaires intégrée au système de gravure, il a été en mesure de contrôler la gravure et de s'arrêter dans la couche W de 15 nm. Afin d'assurer l'isolation électrique et la stabilité physique, les nanopiliers ont été enterrés dans du SiO2 à 800 nm et aplanis par broyage par faisceau d'ions avec une incidence rasante pour exposer le haut du pilier. L'EBL a également été utilisé pour définir l'électrode inférieure de la ligne HM avec une longueur de 6 µm et une largeur variant de 0,6 à 4,2 µm. L'écriture laser directe a été utilisée dans les autres lithographies afin d'établir un contact électrique avec les électrodes supérieure et inférieure.

Après la nanofabrication, les dispositifs ont été recuits à 300 ° C pendant 2 h, avec un champ magnétique appliqué de 1 T le long de la même direction axiale du champ utilisé lors du dépôt afin de fixer les couches antiferromagnétiques synthétiques. Après le recuit, la couche libre de 1,4 nm de CoFe40B20 présente une anisotropie magnétique plane32.

Les données à l'appui des conclusions de cette étude sont disponibles auprès de l'auteur correspondant sur demande raisonnable.

Zeinali, B., Moosazadeh, T., Yavari, M. & Rodriguez-Vazquez, A. Technique d'étalonnage de fond numérique basée sur l'égalisation pour les ADC en pipeline. IEEE Trans. Intègre à très grande échelle. Syst. 22, 322–333. https://doi.org/10.1109/TVLSI.2013.2242208 (2013).

Article Google Scholar

Zeinali, B. & Yavari, M. Un nouvel algorithme de correction de fond numérique avec des signaux d'étalonnage de non-précision pour les ADC en pipeline. En 2011, 18e Conférence internationale IEEE sur les circuits et systèmes électroniques, 418–421. https://doi.org/10.1109/ICECS.2011.6122302 (2011).

Farkhani, H., Meymandi-Nejad, M. & Sachdev, M. Un ADC entièrement numérique utilisant un nouvel élément de retard avec une linéarité améliorée. En 2008, Symposium international IEEE sur les circuits et les systèmes, 2406–2409. https://doi.org/10.1109/ISCAS.2008.4541940 (2008).

Razavi, B. Le flash adc [un circuit pour toutes les saisons]. Circuits à semi-conducteurs IEEE Mag. 9, 9–13. https://doi.org/10.1109/MSSC.2017.2712998 (2017).

Article Google Scholar

Zhang, Y. et al. Calcul temporel en mémoire utilisant la spintronique pour un réseau neuronal convolutionnel économe en énergie. IEEE Trans. Circuits Syst. Je régul. Bouillie. 68, 1193–1205. https://doi.org/10.1109/TCSI.2021.3055830 (2021).

Article Google Scholar

Shen, Y. et al. Apprentissage profond avec des circuits nanophotoniques cohérents. Nat. Photon. 11, 441–446. https://doi.org/10.1038/nphoton.2017.93 (2017).

Article ADS CAS Google Scholar

Zhang, S., Huang, K. & Shen, H. Un noyau de calcul en mémoire non volatil robuste de 8 bits pour les opérations MAC parallèles à faible consommation. IEEE Trans. Circuits Syst. Je régul. Bouillie. 67, 1867–1880. https://doi.org/10.1109/TCSI.2020.2971642 (2020).

Article Google Scholar

Jiang, Y., Lv, Y., Jamali, M. & Wang, JP Convertisseur analogique-numérique de spin utilisant une jonction tunnel magnétique et un effet Hall de spin. IEEE Electron. Dispositif Lett. 36, 511-513. https://doi.org/10.1109/LED.2015.2416689 (2015).

Annonces d'article Google Scholar

Puebla, J. et al. Dispositifs spintroniques pour le stockage de données et la récupération d'énergie économes en énergie. Commun. Mater. 1, 24. https://doi.org/10.1038/s43246-020-0022-5 (2020).

Article Google Scholar

Moradi, F. et al. Dispositifs, circuits et architectures basés sur le couple spin-orbite. ArXiv. https://doi.org/10.48550/arXiv.1912.01347 (2019).

Article Google Scholar

Zeinali, B., Karsinos, D. & Moradi, F. STT-RAM à échelle progressive pour le calcul approximatif dans les applications multimédias. IEEE Trans. Circuits Syst. II 65, 938–942. https://doi.org/10.1109/TCSII.2017.2738844 (2017).

Article Google Scholar

Farkhani, H. et al. LAO-NCS : système informatique neuromorphique basé sur un nano-oscillateur à couple de spin assisté par laser. Devant. Neurosci. 13, 1429. https://doi.org/10.3389/fnins.2019.01429 (2020).

Article PubMed PubMed Central Google Scholar

Farkhani, H., Tohidi, M., Peiravi, A., Madsen, JK et Moradi, F. Réduction de l'énergie STT-RAM à l'aide de la technique de terminaison d'écriture différentielle auto-référencée. IEEE Trans. Intègre à très grande échelle. Syst. 25, 476–487. https://doi.org/10.1109/TVLSI.2016.2588585 (2016).

Article Google Scholar

Zeinali, B., Madsen, JK, Raghavan, P. & Moradi, F. Un nouveau schéma de décharge de ligne de bits non destructif pour les STT-RAM submicrométriques profondes. IEEE Trans. Urgence Haut. Calcul. 7, 294–300. https://doi.org/10.1109/TETC.2016.2629090 (2016).

Article Google Scholar

Zeinali, B., Esmaeili, M., Madsen, JK & Moradi, F. Cellule SOT-MRAM à plusieurs niveaux avec un nouveau schéma de détection pour les applications de mémoire haute densité. Dans la 47e Conférence européenne de recherche sur les dispositifs à semi-conducteurs (ESSDERC), 172–175. https://doi.org/10.1109/ESSDERC.2017.8066619 (2017).

Zeinali, B., Madsen, JK, Raghavan, P. & Moradi, F. Cellule SOT-MRAM ultra-rapide avec courant STT pour une commutation déterministe. En 2017, Conférence internationale IEEE sur la conception informatique (ICCD), 463–468. https://doi.org/10.1109/ICCD.2017.81 (2017).

Zeinali, B. & Moradi, F. Détection des mémoires spintroniques. Sens. Non volatile. Mém. Démystif. 1, 1–30. https://doi.org/10.1007/978-3-319-97347-0_1 (2019).

Article Google Scholar

Wu, B. et al. Un ADC magnétique basé sur NAND-SPIN. IEEE Trans. Circuits Syst. II 68, 617-621. https://doi.org/10.1109/TCSII.2020.3013659 (2020).

Article Google Scholar

Qi, X. et al. Un convertisseur analogique-numérique basé sur le spin à deux bits avec une estimation de double contrôle. IEEE Magn. Lett. 12, 1–5. https://doi.org/10.1109/LMAG.2021.3110485 (2021).

Article Google Scholar

Ghanéen, H. et al. Un convertisseur analogique-numérique (ADC) de couple spin-orbite flash (SOT) 3 bits. IEEE Trans. Électron. Appareils 69, 1691–1697. https://doi.org/10.1109/TED.2022.3142649 (2022).

Annonces d'article Google Scholar

He, Z. & Fan, D. Un flash adc en mode courant à faible puissance avec un comparateur multi-seuil basé sur l'effet hall de spin. Dans Actes du Symposium international 2016 sur l'électronique et la conception de faible puissance, 314–319. https://doi.org/10.1145/2934583.2934642 (2016).

Yoon, J. et al. Commutation de couple spin-orbite anormale due à une réflexion de paroi de domaine assistée par un couple de type champ. Sci. Adv. 3, 1603099. https://doi.org/10.1126/sciadv.1603099 (2017).

Article ADS CAS Google Scholar

Shao, Y. et al. Commutation sous-volt de jonctions tunnel magnétiques perpendiculaires contrôlées en tension à l'échelle nanométrique. Commun. Mater. 3, 87. https://doi.org/10.1038/s43246-022-00310-x (2022).

Article CAS Google Scholar

Peng, SZ et al. Commutation sans champ de l'aimantation perpendiculaire par un couple spin-orbite voltage-dépendant. En 2019 IEEE International Electron Devices Meeting (IEDM), 28–6. https://doi.org/10.1109/IEDM19573.2019.8993513 (2019).

Tarequzzaman, M. et al. Redresseur de tension à large bande induit par la dépendance de polarisation linéaire dans les jonctions tunnel magnétiques CoFeB/MgO. Appl. Phys. Lett. 112, 252401. https://doi.org/10.1063/1.5029363 (2018).

Article ADS CAS Google Scholar

Tarequzzaman, M. et al. Nano-oscillateur à couple de spin entraîné par injection de spin combinée à partir de l'effet tunnel et du courant Hall de spin. Commun. Phys. 2, 1–8. https://doi.org/10.1038/s42005-019-0119-7 (2019).

Article CAS Google Scholar

Liu, L. et al. Commutation de couple de rotation avec l'effet Hall de spin géant du tantale. Sciences 336, 555–558. https://doi.org/10.1126/science.1218197 (2012).

Article ADS CAS PubMed Google Scholar

Liu, L., Lee, OJ, Gudmundsen, TJ, Ralph, DC & Buhrman, RA Commutation induite par le courant de couches magnétiques magnétisées perpendiculairement en utilisant le couple de spin de l'effet Hall de spin. Phys. Rév. Lett. 109, 096602. https://doi.org/10.1103/PhysRevLett.109.096602 (2012).

Article ADS CAS PubMed Google Scholar

Ghanatian, H., Ronchini, M., Farkhani, H. & Moradi, F. Implémentation STDP utilisant une synapse de couple spin-orbite multi-états. Semicond. Sci. Technol. 37, 024004. https://doi.org/10.1088/1361-6641/ac419c (2021).

Annonces d'article Google Scholar

Jin, W., He, H., Chen, Y. & Liu, Y. Commutation de polarité de vortex contrôlable par courant polarisé en spin. J. Appl. Phys. 105, 013906. https://doi.org/10.1063/1.3054305 (2009).

Article ADS CAS Google Scholar

Metlov, KL & Guslienko, KY Stabilité du vortex magnétique dans un cylindre circulaire magnétique doux de taille nanométrique. J. Magn. Magn. Mater. 242, 1015-1017. https://doi.org/10.1016/S0304-8853(01)01360-9 (2002).

Annonces d'article Google Scholar

Tarequzzaman, M. et al. Influence de l'épaisseur de la barrière tunnel MgO sur la puissance de sortie des nano-oscillateurs à hall de spin à trois bornes. IEEE Trans. Magn. 54, 1–4. https://doi.org/10.1109/TMAG.2018.2831242 (2018).

Article Google Scholar

Costa, JD et al. Nano-oscillateurs à couple de transfert de spin à haute puissance et faible densité de courant critique utilisant des barrières MgO d'épaisseur intermédiaire. Sci. Rép. 7, 1–9. https://doi.org/10.1038/s41598-017-07762-z (2017).

Article CAS Google Scholar

Pai, CF et al. Dispositifs de couple de transfert de spin utilisant l'effet Hall de spin géant du tungstène. Appl. Phys. Lett. 101, 122404. https://doi.org/10.1063/1.4753947 (2012).

Article ADS CAS Google Scholar

Rossnagel, SM, Noyan, IC & Cabral, C. Jr. Transformation de phase de minces films de tungstène déposés par pulvérisation à température ambiante. J. Vide Sci. Technol. B 20, 2047–2051. https://doi.org/10.1116/1.1506905 (2002).

Article ADS CAS Google Scholar

Coester, B. et al. Amélioration de la conductivité de spin Hall dans les alliages tungstène-cuivre. J. Magn. Magn. Mater. 523, 167545. https://doi.org/10.1016/j.jmmm.2020.167545 (2021).

Article CAS Google Scholar

Sethu, KKV et al. Optimisation de la fenêtre de phase β du tungstène pour la mémoire magnétique à accès aléatoire spin-orbite-torque. Phys. Rév. Appl. 16, 064009. https://doi.org/10.1103/physrevapplied.16.064009 (2021).

Article ADS CAS Google Scholar

Demasius, KU et al. Couples spin-orbite améliorés par incorporation d'oxygène dans des films de tungstène. Nat. Commun. 7, 1–7. https://doi.org/10.1038/ncomms10644 (2016).

Article CAS Google Scholar

Télécharger les références

Ce travail a été soutenu en partie par la bourse individuelle Marie Sklodowska Curie (IF) pour le projet SHADE sous le numéro de contrat 897733, et en partie par le programme FETOPEN Horizon 2020 de l'Union européenne dans le cadre du projet SpinAge, Grant ID 899559.

Département de génie électrique et informatique, Université d'Aarhus, 8200, Aarhus, Danemark

Hamdam Ghanatian, Hooman Farkhani et Farshad Moradi

Laboratoire international ibérique de nanotechnologie (INL), 4715-330, Braga, Portugal

Luana Benetti, Pedro Anacleto, Tim Bohnert et Ricardo Ferreira

Vous pouvez également rechercher cet auteur dans PubMed Google Scholar

HG, HF et FM ont conçu et réalisé la recherche et rédigé le manuscrit avec TB, LB et LB, PA, RF qui ont fabriqué les échantillons MTJ pour les tests et la caractérisation qui ont été effectués par HG, LB, PA, TB et RF

Correspondance à Hamdam Ghanatian ou Farshad Moradi.

Les auteurs ne déclarent aucun intérêt concurrent.

Springer Nature reste neutre en ce qui concerne les revendications juridictionnelles dans les cartes publiées et les affiliations institutionnelles.

Libre accès Cet article est sous licence Creative Commons Attribution 4.0 International, qui autorise l'utilisation, le partage, l'adaptation, la distribution et la reproduction sur tout support ou format, à condition que vous accordiez le crédit approprié à l'auteur ou aux auteurs originaux et à la source, fournissez un lien vers la licence Creative Commons et indiquez si des modifications ont été apportées. Les images ou tout autre matériel de tiers dans cet article sont inclus dans la licence Creative Commons de l'article, sauf indication contraire dans une ligne de crédit au matériel. Si le matériel n'est pas inclus dans la licence Creative Commons de l'article et que votre utilisation prévue n'est pas autorisée par la réglementation légale ou dépasse l'utilisation autorisée, vous devrez obtenir l'autorisation directement du détenteur des droits d'auteur. Pour voir une copie de cette licence, visitez http://creativecommons.org/licenses/by/4.0/.

Réimpressions et autorisations

Ghanatian, H., Benetti, L., Anacleto, P. et al. Convertisseur analogique-numérique flash de couple spin-orbite. Sci Rep 13, 9416 (2023). https://doi.org/10.1038/s41598-023-35845-7

Télécharger la citation

Reçu : 31 janvier 2023

Accepté : 24 mai 2023

Publié: 09 juin 2023

DOI : https://doi.org/10.1038/s41598-023-35845-7

Toute personne avec qui vous partagez le lien suivant pourra lire ce contenu :

Désolé, aucun lien partageable n'est actuellement disponible pour cet article.

Fourni par l'initiative de partage de contenu Springer Nature SharedIt

En soumettant un commentaire, vous acceptez de respecter nos conditions d'utilisation et nos directives communautaires. Si vous trouvez quelque chose d'abusif ou qui ne respecte pas nos conditions ou directives, veuillez le signaler comme inapproprié.